related document
simulation model
DDR3 SDRAM
| Density | die | Org. | IBIS | Verilog | ||||
|---|---|---|---|---|---|---|---|---|
| XL | VCS | Modelsim | Parameter | Readme | ||||
| 1G | D-die | 256Mx4 |  |
|
|
|
|
|
| 128Mx8 | ||||||||
| 64Mx16 | ||||||||
Each of three verilog files(XL,VCS, Modelsim) need to be saved in the same directory with Parameter file to implement them.
DDR2 SDRAM
| Density | die | Org. | IBIS | Verilog | ||||
|---|---|---|---|---|---|---|---|---|
| Commercial Temp. | Industrial Temp. | XL | VCS | Modelsim | Readme | |||
| 2G | A-die | 512Mx4 | |
|
|
|
|
|
| 256Mx8 | ||||||||
| 1G | Q-die | 256Mx4 | |
|||||
| 128Mx8 | ||||||||
| 64Mx16 | |
|||||||
| 512M | G-die | 128Mx4 | |
|||||
| 64Mx8 | ||||||||
| 32Mx16 | |
|||||||
| E-die | 128Mx4 | |
||||||
| 64Mx8 | ||||||||
| 32Mx16 | ||||||||
SDR SDRAM
| Density | die | Org. | IBIS | Verilog | |
|---|---|---|---|---|---|
| Commercial Temp. | Industrial Temp. | ||||
| 512M | D-die | 128Mx4 | |
|
|
| 64Mx8 | |||||
| 32Mx16 | |||||
| 256M | J-die | 32Mx8 | |
|
|
| 16Mx16 | |
|
|||
| H-die | 64Mx4 | |
|||
| 32Mx8 | |||||
| 16Mx16 | |||||
| 128M | K-die | 32Mx4 | |
||
| 16Mx8 | |||||
| 8Mx16 | |||||
| I-die | 16Mx8 | |
|||
| 8Mx16 | |
||||
| 64M | N-die | 8Mx8 | |
||
| 4Mx16 | |
||||
| I-die | 16Mx8 | |
|||
| 8Mx16 | |||||
