ウェハ製造

ウェハ製造

半導体を作る基本材料のウェハは高純度のシリコン単結晶(Single Crystal)で、半導体生産の基礎となります。半導体ウェハは以下のプロセスを経て生産されます。

1段階. インゴット(Ingot)作り
砂から抽出したシリコンを半導体の材料として使用するためには、純度を高める精製プロセスが必要です。シリコンの原料を高熱で溶かして高純度の液状シリコンを作り、これを結晶成長させてシリコンの柱であるインゴット(Ingot)を作ります。

2段階. 薄いウェハを作るためにインゴット切断(Wafer Slicing)
丸い円柱のインゴットを、ダイヤモンドソーを利用して均一な厚さに薄く切る作業です。

3段階. ウェハ表面の研磨(Lapping & Polishing)
切断したウェハは表面に傷があるため、研磨液と研磨装置(Polishing machine)を使ってウェハの表面を滑らかに磨きます。加工前のウェハは、まだ服を着ていない状態という意味でベアウェハ(Bare wafer)といいます。

酸化工程(Oxidation)

酸化工程(Oxidation)

製造プロセスで見えない汚染と短絡を防ぐために、事前にウェハ上に薄い膜を作るプロセスです。研磨されて鏡のようにきらめくウェハの上に、高温(800~1,200℃)で酸素や水蒸気をウェハの表面にかけると、二酸化ケイ素でできた酸化膜が出来上がります。酸素だけ使用して膜を形成するときはドライ酸化方式を、酸素と水蒸気を一緒に使って厚く膜を形成するときはウェット酸化方式を使用します。

フォト(Photo)

フォト(Photo)

フォトリソグラフィ(Photo Lithography)は略してフォト工程(Photo)と言われますが、この工程は、回路パターンの入ったマスクの像をウェハに写して回路を描くため付いた名前です。ここでパターンを形成する方法は、一般的なカメラで写真を撮るときにフィルムに形成された像を印画するのと似ています。

半導体は、集積度が増すほどチップを構成する単位素子を微細にしなければなりません。微細回路パターンは全面的にフォト工程によって決まるため、集積度が高まるほどフォト工程にも高度な技術的レベルが要求されます。

フォト工程の順序は次のとおりです。

①コンピュータシステム(CAD, computer-aided design)を利用してウェハに描きこむ回路を設計 ② ウェハが印画紙の役目を果たせるように、ウェハの上に感光液を塗布 ③ 光を当ててウェハに回路の写真が写るようにする ④ ウェハに現像液をかけて、光が当たった領域と当たらない領域が選択的に反応するようにする

エッチング(Etching)

エッチング(Etching)

液体又は気体の腐食剤(etchant)を利用して、ウェハにおいて不必要な部分を選択的に取り除いた後、半導体の回路パターンを作るプロセスです。

フォト工程で形成された感光液部分を残したまま、残りの部分を腐食液を利用して剥がすことで回路を形成します。エッチングが終わると感光液も取り除きます。半導体を構成する何層もの薄い膜に、望みの回路パターンを形成するために繰返し適用するプロセスです。

エッチング工程はエッチング反応を起こす物質の状態によって、ウェット(wet)とドライ(dry)に分けられます。ドライエッチング(Dry Etching)は反応性気体やイオンなどを利用して特定部位を取り除く方法で、ウェットエッチング(Wet Etching)は溶液を利用して化学的な反応によってエッチングする方法です。

蒸着、イオン注入(Deposition, Ion Implantation)

蒸着、イオン注入(Deposition, Ion Implantation)

ウェハの表面に特定元素を不純物として注入し、不純物が注入された領域が電気的な特性を帯びるようにする工程です。エッチング工程でウェハの酸化膜(絶縁膜)が取り除かれた位置に、電気的性質を持つ原子であるホウ素(B)やアンチモン(Sb)のような不純物を入れて膜を作ります。この膜は約1マイクロメータ(100万分の1メートル)の薄さにしなければならないため、精巧な技術力を必要とします。

蒸着の方法は二種類に大別されます。物理的気相蒸着方法(PVD, Physical Vapor Deposition)と化学的気相蒸着方法(CVD, Chemical Vapor Deposition)です。

物理的気相蒸着方法(PVD)は主に金属薄膜の蒸着に使用され、化学反応は伴いません。一方、化学的気相蒸着方法(CVD)はガスの化学反応によって形成された粒子を、外部エネルギーが加えられた水蒸気の形で放つ方法です。すべて導体、不導体、半導体の薄膜蒸着に使用される技術です。

イオン注入工程(Ion Implantation)は、シリコンウェハに命を吹き込む作業です。純粋な半導体はケイ素で出来ているため電気が通りませんが、不純物を入れると電流を通す電導性を持つようになります。このとき不純物をイオン(Ion)の形で注入しますが、イオンを微細なガス粒子にして、好きな深さだけウェハの全面に均一に注入します。ここで、不純物としては第15族元素のリン(P)やヒ素(As)、第13族元素のホウ素(B)などを使用します。

金属配線(Metal)

金属配線(Metal)

金属配線工程は、フォト、エッチング、イオン注入、蒸着工程を繰返してウェハ上に作られた回路を通じて、信号がうまく伝わるように電気の道(金属線)をつなぐ作業です。

金属配線は、蒸着の方式で行われます。金属を真空チャンバーに入れ、低圧で沸かしたり電気的ショックを与えると、金属は蒸気の状態になります。このとき、ウェハを真空チャンバーに入れて薄い金属膜を作ります。

EDS工程(Electrical Die Sorting)

EDS工程(Electrical Die Sorting)

EDS工程(Electrical Die Sorting)は、ウェハ上に電子回路を描くFAB工程と、最終的な製品の形を持つパッケージ工程の間で行われます。つまり、電気的特性検査を通して、個別チップが希望する品質水準に達したかを確認する工程です。

まず、電気的特性検査を通じてそれぞれのチップが円滑に作動するかチェックします。その後、良品かどうかを判断し、不良品のうち修復(Repair)可能なチップは良品として作り直し、不可能なチップは特定表示(Inking)をして不良と判定します。不良と判定されたチップはその後の工程から取り除かれ、効率を高めることができます。

EDS工程は、半導体の収率を高めるために必ず必要な工程です。収率はウェハ一枚に設計された最大チップ(Chip)の個数に対し、生産された良品(Prime Good)チップの個数を百分率で計算したもので、半導体の生産性と直結します。

Inking工程を終えたウェハは乾燥(Bake)させた後、QC(Quality Control)検査を経て組立工程に移されます。

パッケージング(Packaging)

パッケージング(Packaging)

全工程を通して完成したウェハのチップは一個ずつバラバラに切断しますが、このように切断されたチップをベアチップ(bare chip)又はダイ(die)といいます。半導体チップ、つまり集積回路(IC)が基板や電子機器に装着されるためには、それに合った包装が必要です。このように、半導体チップが外部と信号をやり取りできるように道を作り、様々な外部の衝撃から安全に保護された形にするプロセスを「パッケージング(Packaging)」といいます。

パッケージングは、集積回路と電子機器をつなぎ、高温、高湿、化学薬品、振動/衝撃などの外部環境から回路を保護するための工程です。

パッケージ工程は次のプロセスを踏みます。
1) ウェハ切断: ウェハを個々のチップに分離
2) チップ接着(Die attach): 切断されたチップをリードフレーム(Lead Frame)又はPCB(Printed Circuit Board)の上に移す
3) 金線連結(Wire Bonding): 基板上にのせた半導体チップの接点と基板の接点を細い金線を使用して連結
4) 成形(Molding)工程: 熱、湿気などの外部環境から回路を保護し、希望する形にする